

9

1975



Q. 1877/75

---

# informatyka



	Systemy komputerowe ODRA 1300 i JS 1032 roku 1975 <i>Thanasis Kamburelis, Andrzej Zasada</i>	1
	Trendy w stosowaniu języków programowania <i>Zdzisław Dybizański</i>	6
	Elementy strategii automatyzacji prac projektowych <i>Włodzimierz Trafalski</i>	9
	Normatywy programowania <i>Aleksander Kuźmin</i>	14
<b>KADRY INFORMATYKI</b>	SESTEL system ewidencji środków telekomunikacji <i>Krzysztof Gajos</i>	16
	Kształcenie kadr na poziomie średnim <i>Bogumił Stachura</i>	18
	Szkolenie projektantów systemów w firmie ICL <i>Jerzy Choroszko</i>	21
<b>TRYBUNA CZYTELNIKA</b>	Kilka uwag na temat słownictwa informatycznego — <i>Tomasz Rawiński</i>	23
<b>Z KRAJU</b>	Dekad zmierzasz polska teleinformatyko? Refleksje nad stanem programowania — <i>Krzysztof Bernatowicz</i>	25
<b>ZE ŚWIATA</b>	HONEYWELL-BULL dokonuje fuzji z CII — <i>Jerzy Milek</i>	27
	Wersja dyskowa minikomputera SINGER 1500 — <i>Władysław S. Gajewski</i>	29
	Minikomputer ogólnego przeznaczenia jako procesor czołowy — <i>Jerzy Kurkiewicz, Stanisław Michalski</i>	32
<b>TERMINOLOGIA</b>	Informacje różne	33 i 34
<b>ZE ZJEDNOCZENIA INFORMATYKI</b>	Terminologia — oprac. <i>Władysław Klepacz</i> Białowieża, Kołobrzeg i co dalej? Refleksje uczestnika <i>Jerzy Dańda, Irena Malerczyk-Dańda</i>	35
	Seminarium: Organizacja, metodyka i technika produkcji oprogramowania. Kołobrzeg 14—17.IV. 1975 — <i>Jerzy Kurkiewicz</i>	37
<b>OSRODKI INFORMATYKI PREZENTUJA</b>	I moduł systemu „Gospodarka materiałowa”, „Ewidencja obrotów i stanów magazynowych” — <i>Witold Jędrzejewski</i>	39
<b>SZTUKA KOMPUTEROWA</b>	Komputery w muzyce (4) — <i>Marek Hołyński</i>	40
<b>PROBLEMATYKA BAZY DANYCH</b>	Ogólne problemy organizowania bazy danych w systemie DMS-2 — <i>Andrzej Kuroń</i>	43
<b>PRZEGLĄD WYDAWNICTW</b>	Bibliografia wydawnictw polskich z dziedziny informatyki — oprac. <i>Jerzy Klamborowski</i>	47
	Ogłoszenia	III i IV okł.



WYDAWNICTWA  
CZASOPISM  
TECHNICZNYCH  
NOT  
Warszawa  
Czackiego 3/5

#### KOLEGIUM REDAKCYJNE

Redaktor Naczelny prof. dr hab. Leon ŁUKASZEWICZ

mgr Krystyn BERNATOWICZ, prof. dr hab. inż. Konrad FIAŁKOWSKI (zast. redaktora  
naczelnego), doc. dr inż. Zbigniew GACKOWSKI, mgr inż. Marek HOŁYŃSKI, Władysław  
KLEPACZ, (zast. redaktora naczelnego) doc. dr hab. Antoni MAZURKIEWICZ

Sekretarz Redakcji mgr Krystyna WRÓŃSKA

Red. tech. Józef DUSZA

#### RADA PROGRAMOWA

Mgr inż. Antoni BOSSOWSKI, doc. dr inż. Jan FELICKI, doc. dr inż. Zbigniew GACKOWSKI,  
doc. dr inż. Aleksander GOLINOWSKI, dr hab. Andrzej GRZYWAK, doc dr hab. inż.  
Roman KULESZA, prof. dr hab. Leon ŁUKASZEWICZ, prof. dr hab. inż. Stanisław PASZKOWSKI  
(wiceprzewodniczący), prof. dr Tadeusz PECHE, mgr inż. Bronisław PIWOWAR,  
dr inż. Andrzej PLASKOWSKI, mgr inż. Tadeusz PODGÓRSKI (wiceprzewodniczący), prof.  
dr inż. Jerzy SEIDLER, prof. dr inż. Andrzej STRASZAK (przewodniczący), doc. Jerzy TRYBULSKI,  
dr Tadeusz WALCZAK, prof. dr inż. Stefan WĘGRZYN, dr inż. Jan Z. ZYDOWO

Redakcja: 00-041 Warszawa, ul. Jasna 14/16, pokój 331, tel. 27-71-40 lub centrala 28-82-61 w. 285, dyżury redakcji 10,00—13,00

Zakład Kolportażu WCT NOT, Warszawa, ul. Mazowiecka 12

Zakł. Graf. „Tamka”, Z. 2. Zam. 334. Papier druk. sat IV kl. 65 g 61 × 36. Obj: 6 ark. druk. Nakład 6100. B-89.

Cena egzemplarza zł 15.—

INDEKS 36210/36124

Prenumerata roczna zł 180.—



P. 1847/75

ORGAN MINISTERSTWA NAUKI, SZKOLNICTWA WYŻSZEGO I TECHNIKI I POLSKIEGO KOMITETU AUTOMATYCZNEGO PRZETWARZANIA INFORMACJI NACZELNEJ ORGANIZACJI TECHNICZNEJ

THANASIS KAMBURELIS  
ANDRZEJ ZASADA  
MERA-ELWRO  
Wrocław

## Systemy komputerowe ODRA 1300 i JS 1032 roku 1975

W artykule przedstawiono aktualnie produkowane przez zakłady MERA ELWRO we Wrocławiu systemy komputerowe ODRA 1300 (ODRA 1304, 1325 i 1305) oraz JS 1032. Omówiono najważniejsze zagadnienia związane z architekturą logiczną, konstrukcją, technologią i oprogramowaniem tych systemów.

### Trochę historii na 15-lecie Zakładów MERA-ELWRO

Pierwsze komputery produkcji Zakładów MERA-ELWRO pojawiły się w roku 1963. Były to maszyny UMC-1, tzw. pierwszej generacji, których konstrukcja oparta została o lampy elektronowe.

Od tamtych czasów wiele się zmieniło, zarówno w architekturze logicznej, oprogramowaniu, konstrukcji, technologii, jak i w metodach produkcji i eksploatacji komputerów.

W minionym okresie Zakłady MERA-ELWRO przeszły od komputerów pierwszej generacji — poprzez komputery drugiej generacji (np. ODRA 1204, 1304) — do komputerów trzeciej generacji ODRA 1305 i 1325 (opartych o układy scalone standardowej skali integracji) i rozpoczęły w bieżącym roku seryjną produkcję zmodernizowanej maszyny Jednolitego Systemu oznaczonej szyfrem JS-1032 (lub w skrócie R-32), w której zastosowano układy scalone o średniej skali integracji.

Struktura komputerów zmieniła się od szeregowych struktur logicznych do struktur równoległych, od maszyn jedno-programowych do wieloprogramowych, od systemów jednomaszynowych do wielomaszynowych i wielodostępnych.

W przygotowaniu są również systemy z wielopoziomową organizacją pamięci i z dynamicznym podziałem pamięci, dzięki czemu systemy te staną się bardziej efektywne w działaniu i eksploatacji.

Szybkość komputerów produkcji MERA-ELWRO wzrosła w minionym okresie do ponad 6000 razy, zaś koszt wykonania miliona dodawań zmniejszył się z 500 zł do 0,0028 zł, czyli około 170 000 razy. Zmieniała się również struktura wartości średniej konfiguracji komputerowej. Pierwsze maszyny cyfrowe składały się głównie z jednostki centralnej, która stanowiła 94% wartości zestawu i z prostych urządzeń zewnętrznych (przeważnie dalekopis i urządzenia taśmowo papierowe). Natomiast zestawy urządzeń zewnętrznych

zwiększyły się w takim stopniu, że stanowią obecnie część ponad 70% wartości całej konfiguracji komputerowej, pomimo ogromnego wzrostu sprzętu samej jednostki centralnej.

### Systemy komputerowe ODRA 1300

System komputerowy ODRA 1300, który składa się z jednostek centralnych ODRA 1304, 1325 i 1305 oraz z szeregu urządzeń zewnętrznych, jest dzisiaj podstawowym sprzętem, w oparciu o który realizowany jest krajowy program informatyki. Do końca br. Zakłady MERA-ELWRO wyprodukują około 330 zestawów komputerowych systemu ODRA 1300. Popularność tego systemu wciąż rośnie wśród użytkowników, pomimo, że jego początkowe koncepcje architektury logicznej powstały ponad 10 lat temu, wynika ona nie tylko z dobrych rozwiązań technicznych, ale również (a może przede wszystkim) z faktu, że system ten ma bardzo obszerne i zweryfikowane oprogramowanie podstawowe oraz oprogramowanie użytkowe do najrozmaitszych dziedzin zarządzania i planowania, automatyzacji prac projektowych, obliczeń naukowo-technicznych, sterowania procesami technologicznymi i innych.

Sprzęt i środki programowe systemu ODRA 1300, opracowane przez Zakłady MERA-ELWRO oraz przez inne przedsiębiorstwa, instytuty lub wyższe uczelnie, pozwalają tworzyć w sposób elastyczny i ekonomiczny różne konfiguracje użytkowe zarówno do przetwarzania tradycyjnego, tj. lokalnego (rys. 1), jak i do przetwarzania zdalnego (rys. 2).

### Jednolity System EMC

Jednolity System Elektronicznych Maszyn Cyfrowych (JS EMC), składający się z szeregu jednostek centralnych o zróżnicowanej mocy obliczeniowej, lecz o jednakowej architekturze logicznej i o wspólnych zasadach działania, oraz z bogatego zestawu urządzeń zewnętrznych, jest wynikiem współpracy naukowo-technicznej i przemysłowej krajów socjalistycznych.

Pierwszą polską maszyną Jednolitego Systemu jest maszyna cyfrowa R-32. Maszyna R-32 — podobnie jak i maszyna R-20, R-30, R-40 i R-50, należy pod względem funkcjo-










Foto 1. Jednostka centralna komputera R-32 wraz z konsolą EC-7070

- wielowarstwowe platery
- szybka pamięć mikroprogramów o dużej pojemności
- pojemna ferrytowa pamięć operacyjna o nowoczesnej konstrukcji (tzw. planarnej)
- płaskie kable do połączeń między blokami maszyny
- bezszafowa, aluminiowa konstrukcja mechaniczna.

W wyniku realizacji powyższych założeń maszyna R-32 charakteryzuje się następującymi cechami:

- wysoka łączna wydajność maszyny
- łatwość rozszerzania pojemności pamięci operacyjnej (do 1024 Kb)
- bardzo wysoki współczynnik wydajności — koszt (np. procesor i kanały zajmują tylko 29 pakietów logicznych o wymiarach 295 × 150 mm)
- wysoka niezawodność
- małe rozmiary jednostki centralnej (jak na maszynę klasy średniej)
- bardzo mały pobór mocy jednostki centralnej (z pamięcią o pojemności 256 Kb—3,6 KVA).

**Pamięć lokalna maszyny** (rys. 3), tj. pamięć robocza, zbudowana jest na układach scalonych i składa się z 64 słów 32-bitowych. Pamięć ta zawiera: 16 rejestrów ogólnych, 4 rejestry zmiennoprzecinkowe i 40 rejestrów roboczych procesora i kanałów.

**Pamięć mikroprogramów (PAM)** jest pamięcią stałą typu transformatorowego i ma cykl równy 300 ns. Zawiera ona 2816 słów 86-bitowych, w których zakodowane jest zarówno sterowanie procesora jak i kanałów. Zastosowanie pamięci mikroprogramów o takiej pojemności pozwoliło na znaczne uproszczenie i zmniejszenie logiki maszyny, a także na wyposażenie maszyny w pewne nowe, w stosunku do innych maszyn JS EMC, własności jak:

- okresowa kontrola poprawności działania maszyny (włączana automatycznie)
- automatyczne zapamiętanie stanu maszyny w PAO przy wyłączeniu zasilania i odtwarzania tego stanu po włączeniu zasilania
- specjalne wbudowane testy techniczne procesora i pamięci.

Pamięć mikroprogramów (stała) zbudowana jest w technice transformatorowej i rozmieszczona na płytkach 4-warstwowych o wielkości identycznej jak dla pakietów logicznych.


Całość pamięci stałej składa się z 16 pakietów o tej samej konstrukcji, różniących się między sobą zawartością informacji „zaszytych” w rdzeniach ferrytowych. Każdy z pakietów zawiera 352 słowa 43-bitowe. Pamięć stała maszyn R-32 odznacza się znaczną szybkością działania (jak na technikę transformatorową): czas dostępu wynosi 120 ns, a czas cyklu 300 ns. Dzięki zastosowaniu oszczędnych układów sterowania — jeden układ wybierający steruje czterema słowami — uzyskano niewielkie rozmiary i niski koszt całej pamięci.

**Pamięć operacyjna (PAO)** składa się z bloków logicznych o pojemności 128 Kb. Każdy blok 128 Kb pamięci operacyjnej

ma zbudowaną na układach scalonych pamięć kluczy ochrony (PAK) o pojemności 64 bajtów. Tak więc pojemność PAK zmienia się w systemie proporcjonalnie do pojemności PAO. Jeden cykl pracy PAO (1200 nsek), odpowiada 4 cyklom procesora (4 × 300 nsek), czyli wykonaniu czterech mikroinstrukcji. Mikroprogramy procesora i kanałów są tak zaprojektowane, że procesor w większości przypadków uruchamia kontakt z PAO, właśnie co 4 mikroinstrukcje. Dzięki takiemu zsynchronizowaniu, proces jest wstrzymywany przez PAO w bardzo małym stopniu, a PAO rzadko 3-bitowy adres ustawiany na przełącznikach, tym samym można ustalić jego położenie adresowe w obszarze pamięci operacyjnej. W przypadku niesprawności któregoś z bloków, można szybko zrekonfigurować system, zmieniając adresy bloków sprawnych i odłączając niesprawne.


Konstrukcja pamięci operacyjnej została oparta na małych rdzeniach ferrytowych (o średnicy 0,54 mm) w tzw. technice planarnej. Polega to na umieszczeniu dużych ilości rdzeni na płytkach drukowanych i montowaniu układów elektronicznych w pobliżu matrycy rdzeniowej. Zaletą tego systemu jest możliwość uzyskania: dużej pojemności pamięci w niewielkich gabarytach, małego poziomu zakłóceń, dużych szybkości działania i znacznego zmniejszenia pracochłonności wykonania w stosunku do tradycyjnych pamięci opartych o tzw. blok ferrytowy.

Każdy konstrukcyjny moduł pamięci operacyjnej składa się z płyty z matrycą rdzeniową i płyty sterowania, a pojemność jego wynosi 16 K bajtów (8 K × 18 bitów). Blok logiczny PAO o pojemności 128 K bajtów zawiera 8 modułów,



Rys. 3. Ogólna struktura komputera JS-1032 (R-32)





Rys. 4. Typowa konfiguracja komputera R-32

1 pakiet sterowania i 3 pakiety adaptera. Moduły konstrukcyjne PAO zakończone są łączówkami i można je wymieniać między sobą, co znacznie przyspiesza wykrywanie uszkodzeń i naprawy.

Procesor stosuje mechanizmy i szyny 4-bajtowe. Pracuje on w jednym z dwóch trybów pracy: trybie CJP i trybie WE-WY. W trybie CJP procesor wykonuje mikroprogramy instrukcji, natomiast w trybie WE-WY realizowane są mikroprogramy obsługi kanałów.

Przejęcie z trybu WE-WY odbywa się w sposób wymuszony, tj. na żądanie kanałów, i może nastąpić w trakcie wykonywania dowolnej instrukcji. W takim przypadku mikroprogram bieżącej instrukcji zostaje zawieszony, a adres następnej mikroinstrukcji przepisuje się do specjalnego rejestru buforowego i procesor przechodzi do wykonania jednego z mikroprogramów obsługi kanałów. Po skończeniu operacji WE-WY, procesor wznowia zawieszony mikroprogram instrukcji. W trybie WE-WY określone części mikroinstrukcji dekodowane są odmiennie niż w trybie CJP. W ten sposób uzyskuje się dodatkowy zbiór mikrooperacji służących wyłącznie do sterowania pracą kanałów.

Sterowanie centralne rozwiązane zostało w taki sposób, aby cykl pracy procesora i kanałów ograniczony był tylko sumą propagacji sygnałów informacyjnych, natomiast samo sterowanie nie wnosi dodatkowych opóźnień. Uzyskano to dzięki zastosowaniu m.in. dodatkowego rejestru buforowego dla mikroinstrukcji pobieranych z pamięci stałej. W ten sposób procesor i kanały pracując z cyklem 300 ns wykorzystują maksymalną szybkość działania pamięci stałej.

Kanały wejścia-wyjścia współpracują z jednej strony z układami procesora i pamięcią mikroprogramów, z dru-





Foto 2. Pakiet modułu pamięci mikroprogramów (z transformatorami, matrycą diodową i tranzystorową)



Rys. 5. Konfiguracja teleprzetwarzania komputera R-32 (w przygotowaniu)

giej sterują pracą urządzeń zewnętrznych. W standardowej wersji maszyn R-32 montuje się jeden kanał multiplexorowy i trzy kanały selektorowe.

Szybkość pracy kanału multiplexorowego wynosi 110 i 250 Kbajtów na sekundę, odpowiednio dla trybu multiplexorowego (w którym jednocześnie obsługuje się wiele urządzeń) i trybu selektorowego (w którym obsługuje się tylko jedno urządzenie).

Jako pamięć roboczą dla słów sterujących kanału multiplexorowego wykorzystuje się niedostępny programowo obszar PAO równy 2 lub 4 Kbajtom, co pozwala przechowywać słowa sterujące odpowiednio 128 lub 256 podkanałów. Obszar ten znajduje się zawsze na końcu zainstalowanej PAO. Takie rozwiązanie pamięci multiplexora jest bardzo proste i tanie w stosunku do rozwiązań opartych o niezależny blok pamięci.

Operacje multiplexora są wykonywane przez odpowiednie mikroprogramy, przechowywane w tej samej pamięci stałej, co mikroprogramy procesora.

Kanały selektorowe mają wbudowane układowe rejestry sterujące operacjami WE-WY, a także korzystają z mikroprogramów zawartych w pamięci stałej. Szerokie zastosowanie sterowania mikroprogramowego w kanałach zmniejszyło ich logikę układową, zachowując jednocześnie wysoką przepustowość. Szybkość przesyłania kanału selektorowego wynosi 1100 Kbajtów/s. Natomiast sumaryczna prze-



Tabela 1. Jednostki Centralne JS EMC i ich główne parametry

Model		Szybkość procesora w oper/s	Pojemność pamięci operacyjnej (w Kb)	Ilość i szybkość kanałów (Kb)	
nazwa	szyfr			multiplexerowego	selektorowych
R-10	JS-1010	10000	8 ÷ 64	30	1/200
R-20	JS-1020	9000	64 ÷ 250	16	2/200
R-20A	JS-1021	40000	64 ÷ 250	35	2/250
R-30	JS-1030	55000	128 ÷ 512	40	3/800
R-32	JS-1032	200000	128 ÷ 1024	110	3/1100
R-40	JS-1040	320000	256 ÷ 1024	110	6/1300
R-50	JS-1050	500000	256 ÷ 1024	110	6/1300

Uwaga 1. Szybkości EMC od R-20 do R-50 są wzajemnie porównywalne (metoda Gibson I), gdyż stosują identyczne formaty informacji oraz jednakową listę instrukcji użytkowych natomiast R-10 ma odmienną i prostą listę rozkazów (właściwą dla minikomputerów).

Uwaga 2. Szybkość kanału multiplexerowego podana została dla pracy w trybie jednoczesnej obsługi wielu urządzeń zewnętrznych.

przestawienie wszystkich kanałów wynosi 2,6 Mbajtów/s, podczas gdy teoretycznie maksymalna przepustowość — przy rozwiązaniu całkowicie układowym — mogłaby wynosić 3,3 Mbajtów/s. Podrożyłoby to jednak koszty kanałów w sposób nieproporcjonalny do uzyskanych efektów.




Foto 3. Moduł pamięci operacyjnej (16 Kb)

## System kontroli i diagnostyki

W celu podniesienia niezawodności maszyny zastosowano — oprócz klasycznej kontroli nieparzystości — specjalne układy dynamicznej kontroli i zapamiętywanie stanu maszyny (erratografia), w którym znajdowała się ona w momencie pojawienia się błędu. Przy opracowywaniu rozwiązań maszyny R-32 kierowano się dwoma podstawowymi wymaganiami:

- średni użyteczny czas pracy — nie mniejszy niż 95%
- średni czas wznowienia pracy maszyny — nie dłuższy niż 30 minut.

W celu osiągnięcia powyższych wymagań wbudowano różne układy kontroli oraz układy diagnostyczne.




Foto 4. Tylna część kasety procesora

Przyjęty system kontroli obejmuje wiele punktów przepływu informacji, co umożliwia ciągłe sprawdzanie poprawności pracy maszyny. Wykrycie błędu może spowodować wykonanie erratografii stanu maszyny, przerywanie programu i uaktywnienie diagnostycznej części systemu operacyjnego. Jeżeli uszkodzenie ma charakter chwilowy, to fakt wystąpienia błędu i wykonanie erratografii maszyny podczas jego zaistnienia mogą być wykorzystane do tworzenia statystyki uszkodzeń maszyny. Natomiast w przypadku uszkodzenia stałego, wykonanie szeregu programowych procedur diagnostycznych pozwala na lokalizację uszkodzonego elementu.

Oprócz ciągłej kontroli wprowadzono również tzw. okresową kontrolę maszyny pozwalającą z określoną częstotliwością (co 20 ms) sprawdzić dokładnie arytmometr za pomocą testów mikroprogramowych. Częstość i czas trwania tego testu są tak dobrane, aby nie zabierać więcej niż 1% czasu pracy maszyny.

W procesorze kontrolowane są w sposób ciągły następujące węzły przepływu informacji:

- układy interfejsu PAO-Procesor wraz z pamięcią operacyjną
- informacja czytana z Pamięci Mikroprogramów (PAM)
- układy wybierania mikroprogramów kanałowych
- układy interfejsu Kanał-Jednostki Sterujące urządzeniami wejścia—wyjścia.

Pamięć operacyjna ma wbudowane układy, umożliwiające autonomiczne sprawdzanie fizycznego bloku pamięci, za pomocą specjalnego testera i po uprzednim odłączeniu logicznym i fizycznym bloku od szyny PAO-Procesor. Pozostałe bloki mogą pracować w systemie po dokonaniu rekonfiguracji przy pomocy odpowiednich przełączników. Poza tym procesor ma w PAM zespół testów, sprawdzających wszystkie bloki PAO dowolną informacją zadaną z klawiatury pulpitu technicznego, tzw. trudnym szablonem pamięci. Istniejąca sygnalizacja na pulpicie technicznym pozwala na dokładną lokalizację błędu.

Ponadto w procesorze wbudowano specjalne rejestry z sygnalizacją, w których notuje się pojawienie się błędów w różnych układach. W celu uczynienia sprzętowych rozwiązań maszyny bardziej „diagnostycznymi”, wprowadzono nielegalną instrukcję DIAGNOZUJ, która powoduje uruchomienie określonej sprzętowej procedury diagnostycznej (np. zapamiętanie stanu rejestrów procesora, stanu kanału, stanu pamięci lokalnej, pamięci podkanałów, itp.).