

Thanasis Ramburelis

Wrocław, 29.01.71.

/ELMRO/

CO Z POLSKIM PROCESORNI SYSTEMU MIAD ?

Mniejsze pismo jest propozycją podejścia do opracowania konstrukcji polskiego procesora systemu MIAD i jest kontynuacją dyskusji odbytej w ELMRO w dniu 13.01.1971 r. z udziałem przedstawicieli NERY i IIM-u. Szkic koncepcji struktury logicznej polskiego procesora R30 przedyskutowałem także z mgr inż. W. Zependowskim /IIM/.

1. Założenia wyjściowe

- a/ Kraje Socjalistyczne opracowują i wprowadzają w życie koncepcję systemu MIAD /niezależnie od wielkości ich wysiłków, głównie w zachowaniu zgodności funkcjonalnej sprzętu i oprogramowania/, co spowoduje określone skutki w produkcji, w zastosowaniach i handlu.
- b/ Polska jest opóźniona o około dwa lata, w opracowaniu pełnej konstrukcji procesora, w stosunku do innych krajów socjalistycznych. Nie mniej Polska ma stosunkowo duże doświadczenie w opracowywaniu optymalnych rozwiązań konstrukcji maszyn cyfrowych oraz pewną bazę gotowych rozwiązań technicznych /np dla maszyny cyfrowej ODRA 905 i ODRA 1305/.
- c/ Polski procesor R30, opracowany później, powinien bazować na rozwiązaniach elektronicznych o wyższych /ale realnych na dziś/ parametrach technicznych niż radziecki R30.
- d/ Polski procesor, bazowany na rozwiązaniach elektronicznych o wyższych parametrach, ma obiektywne szanse mieć istotnie korzystniejszy stosunek wydajności do kosztów.

2. Większy czy mniejszy procesor ?

Używając lepszego sprzętu /średnio dwa razy/, przy dużym stopniu komplikacji konstrukcji, jak w radzieckim R30, otrzymalibyśmy około dwa razy większą wydajność procesora i co najwyżej półtora razy wydajniejszy system. Taki wynik byłby mało atrakcyjny.

Opracowując natomiast w miarę prostą i ~~szkicując~~ optymalną konstrukcję procesora /opartą o lepszy sprzęt/, można osiągnąć rozwiązanie które ma wydajność zbliżoną do radzieckiego R30 a jest wielokrotnie tańsze. Przeprowadzone oszczędności struktur logicznych poszczególnych bloków procesora wykazują, że przy założeniach technicznych sprzętu podanych w paragrafie 3, można uzyskać konstrukcję pol-

kiego procesora R30 dwukrotnie tańszą od m.c. ODMA 1305. A stosunek sprzętu /układy scalone/ radzieckiego R30 do sprzętu maszyny ODMA 1305 ma się jak 4 do 1.

Tętsza struktura i konstrukcje gwarantują również szybsze wdrożenie do produkcji polskiego procesora R30. Przy czym polski procesor R30 powinien być w pełni programowo i funkcjonalnie zgodny z radzieckim p rocesorem R30. Zatem dokumentacja i konsultacje otrzymane od Związku Radzieckiego pomogą nam zachować w pełni tę zgodność oraz wspólnie oprogramować te maszyny /nie mniej konsultacja logiczno w Erywanii powinna być tak ukierunkowana, aby otrzymać szybko pełne informacje w zakresie makrologiki radzieckiego R30/.

3. Założenia techniczne

Konstrukcję polskiego procesora R30 należy oprzeć na dziś o rozwiązanie konstrukcyjne maszyny cyfrowej ODMA 905 oraz o niektóre rozwiązania maszyny ODMA 1305. Dokładnie:

- a/ Przyjąć blok pamięci operacyjnej o pojemności 16 K słów 18 bitowych /czyli po 32 K byte'ów/, z cyklem 1 usek i z czasem dostępu 0,4 usek minimalna pojemność pamięci operacyjnej procesora: 64 K byte'ów /t.j. dwa bloki pracujące z interleavingiem/.
 - b/ Przyjąć blok pamięci stałej o pojemności 1024 słów 48 bitowych i z cyklem 250 nanosekund /czas dostępu 130 nasek, pełny cykl jest do użytku/.
 - c/ Przyjąć blok pamięci lokalnej o pojemności 64 słów 18 bitowych i z czasem cyklu 0,4 usek /dostęp 0,15 usek/.
- Uwaga: Koszt takiego bloku nie przekroczy 50000 zł, zaś koszt importowanych układów scalonych /dużej integracji/ wyniósłby około 100000 zł /t.j. 2000 dolarów/.
- d/ Technika podstawowa i montaż pakietów jak w m.c. ODMA 905.
 - e/ Konstrukcja samej szafy procesora powinna być rozwiązana inaczej i taniej niż w m.c. ODMA 905 i w radzieckim R30.

Wstępne oszacowania wykazują, że:

- dwa bloki PAB /64 Kb/ zajmą miejsca 108 pakietów,
- blok PAB zajmie miejsce 60 pakietów,
- blok PAI zajmie miejsce 12 pakietów,
- arytmometr z systemem wejścia-wyjścia - 100 pakietów,
- dwa bardzo szybkie kanały /opcja/ - 60 pakietów.

Zatem całość może stanowić małą szafę, na przykład złożoną z dwóch ram po 200 pakietów /jest to szafka wielkości adapteru APT-304/.

4. Struktura logiczna

Prostota i taniość konstrukcji zostaną osiągnięte głównie środkami logicznymi. Dotyczy to zarówno struktury arytmometru jak i systemu wejścia-wyjścia /rozwiązanie metodą wielopoziomowych mikroprogramów/. Przyjmuje się wszędzie dwubyte'owe mechanizmy; to jest w arytmometrze, w pamięci operacyjnej i pamięci lokalnej.

Oszacowanie czasu wykonania typowych rozkazów wynosi /w mikrosekundach/:

- Dodawanie stałoprzecinkowe typu RA: 3,2 usek.
RA: 4
- Mnożenie stałoprzecinkowe typu RA: 17,2
RA: 19
- Dzielenie stałoprzecinkowe typu RA: 41
RA: 43
- Dodawanie zmiennoprzecinkowe RA: 6,6
RA: 8,8
- Mnożenie zmiennoprzecinkowe RA: 71
RA: 74,2

5. Podział zadań

Opracowanie całego polskiego zestawu urządzeń zewnętrznych systemu MIAD jest zadaniem dużym i dlatego powinno skupić różne ośrodki zjednoczenia IBERA. Nie mniej zadanie opracowania, zbudowania i uruchomienia procesora oraz podstawowych urządzeń wejścia-wyjścia może być wykonane przez ELWRO i IEM.

Proponuje się następujący podział pracy:

- a/ Opracowanie struktury logicznej procesora - ELWRO + IEM
- b/ Opracowanie konstrukcji elektronicznej i mechanicznej - ELWRO
- c/ Opracowania programowe - IEM oraz stopniowe włączenie ELWRO /głównie w zakresie oprogramowania technicznego/.
- d/ Uruchomienie procesora i zestawu - ELWRO + IEM.

6. Harmonogram opracowania, zbudowania i uruchomienia polskiego k30

- a/ Projekt mikrostruktury i listy mikrooperacji procesora - 30.06.71
- b/ Ogólna i szczegółowa struktura logiczna - 30.12.71
- c/ Dokumentacja montażowa logiki - od 1.09.71 do 30.03.72
- d/ Dokumentacja szafy i bloków PAO, PAS i PAL - 30.12.71

e/ Budowa procesora -	30.06.72
f/ Uruchomienie procesora -	30.10.72
g/ Uruchomienie zestawu -	30.12.72
h/ Serie informacyjna produkcji -	1973

Uwaga: opracowanie, zbudowanie i uruchomienie podstawowych urządzeń wejście-wyjście może odbywać się równoległe z opracowaniem procesora.

Otóżymują:

1. Zjednoczenie MERA

Dyr. Mgr inż. Z. Twardoń
Mgr inż. J. Matejka
Mgr inż. M. Wajcen

2. Instytut Maszyn Matematycznych

Dyr. Mgr inż. J. Gradowski
Dyr. Mgr inż. B. Głowacki
Mgr inż. W. Zapędowski

3. ILMKO

Dyr. Mgr inż. B. Bilski
Dyr. Mgr inż. R. Wierczyński
Mgr inż. Z. Wojnarowicz
Mgr inż. J. Markowski.

J. Kaubel