2020-04-06

Komputery 16-bitowe

Polska informatyka Tom V  ERA Komputery 16-bitowe okladka.jpg

 

K-202. Genialny pomysł

Historia zaczęła się w latach 1969–1970, gdy inż. Jacek Karpiński, po skonstruowaniu komputera KAR-65 dla fizyków miał pomysł na następny komputer.

Miał to być komputer spełniający wymagania:

Minimalne:

- 16-bitowe słowo;

- małe wymiary;

- działanie w warunkach biurowych (bez klimatyzacji itp.).

Maksymalne:

- wieloprogramowy;

- wieloprocesorowy (do 4 procesorów);

- wielodostępny;

- modularny;

- z arytmetyką zmiennoprzecinkową (48-bitową);

- z zegarem czasu rzeczywistego;

- z odpornością na zaniki zasilania;

- z pojemnością pamięci do 64 bloków po 64 K słowa (łącznie do 8 MB);

- z możliwością dołączenia do 8 kanałów dla urządzeń pamięci zewnętrznych;

- z możliwością dołączenia do każdego z procesorów do 8 kanałów dla urządzeń znakowych.

Jeżeli uda się spełnić wymagania maksymalne będzie to już nie minikomputer, ale bardzo mocny 16-bitowy komputer.

Pomysł był na tyle interesujący, że umożliwiło to Jackowi Karpińskiemu przekonanie do niego dwóch firm angielskich: MB Metals i DataLoop. Anglicy zapewniali Jackowi Karpińskiemu dostęp do światowej bazy elementów: najnowszych układów scalonych i aparatury wspomagającej uruchamianie komputera, oscyloskopów itp.

Również w Polsce inż. Jacek Karpiński pozyskał sojuszników. Stworzono dla niego Zakład Konstrukcji Minikomputerów (w Zakładach „ERA”), którego został dyrektorem. Do Zakładu przeszedł prawie cały zespół, który pracował z nim przy komputerze KAR-65.

W październiku 1970 r. dołączyliśmy i my: Andrzej Ziemkiewicz i Elżbieta Jezierska-Ziemkiewicz. Naszym pierwszym zadaniem było zdefiniowanie principles of operations komputera K-202.

Wraz z mgr Teresa Pajkowską i mgr inż. Karolem Doktorem dopracowaliśmy zbiór rejestrów procesora, listę rozkazów i zasady współpracy procesora z urządzeniami peryferyjnymi.

Z dr Andrzejem Karczmarewiczem zaprojektowaliśmy interfejs pamięciowy, a z mgr inż. Januszem Krzyżanowskim i mgr inż. Jerzym Zawiszą – interfejs znakowy.

Pamięć operacyjna zbudowana została dzięki użyciu matryc ferrytowych wyprodukowanych w Irlandii przez firmę Data Products (jeszcze jedna korzyść ze współpracy z MB Metals, które sponsorowało firmę Data Products).

Wszystkie ostateczne uzgodnienia zostawały przedstawiane inż. Jackowi Karpińskiemu do zaakceptowania, czasami w formie burzliwych dyskusji, ale zawsze zwyciężały rzeczowe argumenty.

Potem przyszła faza projektowania i uruchamiania modeli i prototypów.

Nie było żadnych ograniczeń na bazę elementów używanych do projektu. Żadnej „Listy preferencyjnej” układów, a tylko najnowszy katalog układów scalonych firmy Texas Instruments.

1) Projekt logiczny i techniczny procesora wykonaliśmy my (Elżbieta Jezierska-Ziemkiewicz +, Andrzej Ziemkiewicz)

2) Arytmometr zmiennego przecinka – Elżbieta Jezierska-Ziemkiewicz

3) Pamięć operacyjną – mgr inż. Jerzy Cewe i mgr inż. Diana Wierzbicka

4) Interfejs pamięciowy – dr Andrzej Karczmarewicz

5) Kanał znakowy – mgr inż. Jerzy Zawisza i mgr inż. Janusz Krzyżanowski

6) Kanał pamięciowy – mgr inż. Jerzy Zajdel, mgr inż. Joanna Kowalczyk i dr Jerzy Dyczkowski

7) Konstrukcję mechaniczną – Zbysław Szwaj

8) Zasilacz – Witold Romanowski i Tadeusz Kupniewski

W tym okresie dołączyło do zespołu wiele osób, które zajmowały się projektowaniem sterowników urządzeń peryferyjnych, wykonywaniem projektów technicznych (tabele połączeń itp.), uruchamianiem pakietów i do uruchamianiem serii prototypowej. Nie jesteśmy w stanie wymienić wszystkich, ale to był wspaniały zespól, pełen zapału i z ogromnymi możliwościami.   .....

 

 

Zobacz także

W serwisie stosujemy pliki cookies. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Państwa urządzeniu końcowym. Możecie Państwo dokonać w każdym czasie zmiany ustawień dotyczących cookies. Więcej informacji w polityce prywatności.

×